내가 알고 싶은 것들

Standard AXI-stream bus AXI4-StreamThe address item is removed, allowing unlimited data burst transmission scale. 1. Interface signal description signal source description ACLK Clock source Global clock signal. All signals are sampled on the rising edge of the ACLK signal. ARESETn Reset source Global reset signal. ARESETn is active low. TVALID the Lord TVALID indicates that the master device is ..

AXI4를 기준으로 한다. in, out은 master 입장에서. Write Channel Write Address Channel Signal AWID(out) : Write address ID; write address group들의 id이다. user IP라면 웬만하면 id 하나만 쓸 듯하다. AWADDR(out) : write address이고... AWLEN(out) : Burst length이다. 해당 수치만큼 데이터를 burst해서 가지고 온다. AWSIZE(out) : burst size인데. data요청의 전체 크기를 말한다. data width * arlen = arsize; 한번의 data beat가 보내는 사이즈의 byte, log2; 즉 log2(wdata_width/8) AWBUR..

Imagine traveling back in the time to the early human ages. It’s going to be both scary and interesting when you meet a person who probably cannot speak or if they do you won’t be able to understand them. Clearly, communication will not be possible until you find a mutual way to convey your respective meanings/intentions. The same principle applies in the world of electronics as there are variou..

TV나 모니터에 있는 화질 설정 중 ‘감마(Gamma)’ 항목이 있습니다. 디스플레이에서 감마가 무엇을 의미하는지, 화질과 어떤 관계가 있는지 알아보도록 하겠습니다. 감마는 디스플레이에 입력되는 신호의 밝기(Gray Level)와 화면상에 나타나는 영상의 휘도 간 상관 관계를 결정하는 수치인데요. 감마값에 따라 같은 화면이라도 표현되는 밝기 톤의 차이가 느껴집니다. 감마값이 1인 경우는 입력과 출력의 밝기가 같지만, 1보다 크면 중·저계조 영역에서 화면이 좀 더 어둡게 표현이 되고, 반대로 1보다 작으면 밝게 표현이 됩니다. 위의 그림들을 비교해보면 감마값이 작을수록 밝게 번져 보이는 듯하고, 반대로 감마값이 클수록 어둡게 깔려 있는 것을 보실 수 있습니다. 아래 그래프는 입력되는 신호의 밝기(Gray ..

PCIe에서 Transmitter가 3-FIR를 통하여 Receiver가 받을 신호를 preset을 통하여 설정하지만, 속도가 빠른 Gen3 같은 경우에는 Receiver에 들어왔을 때, 신호가 무너집니다. 이런 경우 CTLE, DFE를 이용하여 받은 신호를 보정해줍니다. 1. CTLE Linear equalizer는 불필요한 주파수 성분을 제거합니다. PCIe에서는 high-pass filter 역할을 하며, high-pass filter는 고주파 대역의 주파수는 통과시키고 저주파 대역의 성분을 가진 주파수의 voltage를 감소시킵니다. 이는 eye를 조금 더 확장하는 역할을 하지만, high-frequency noise를 증폭시키는 역할을 합니다. CTLE high-pass filter는 고주파수 ..

1. SPI(Serial Peripheral Interconnect) 버스란 SPI (Serial Peripheral Interconnect) 버스는 Motorola에 의해 개발된 전이중 (full duplex) 통신이 가능한 동기 통신 규격이다. I2C와 마찬가지로 마스터-슬레이브 방식으로 동작하며 마스터가 동기를 위한 클럭을 출력한다. 각 SPI 슬레이브 장치는 chip enable (/CE) 입력을 가지고 있으며 이 입력이 활성화되었을 때에만 동작한다. 따라서 마스터는 여러 개의 slave select (SS) 선을 슬레이브들의 /CE에 연결하고 한 순간에 하나의 슬레이브만 선택하는 방법을 사용하여 두 개 이상의 슬레이브 장치들을 구동할 수 있다. SPI의 통신 속도는 최고 70 MHz에 이르기 때..

https://www.intel.com/content/www/us/en/programmable/support/support-resources/design-examples/intellectual-property/embedded/nios-ii/exm-avalon-mm.html Avalon Memory-Mapped Master Templates Avalon Memory-Mapped Master Templates The templates provided contain Avalon® Memory-Mapped (MM) Verilog modules bundled as an SOPC Builder-ready component. The component is capable of accessing memory and ex..